black

VHDL语言

登录

问答题

简答题

根据已给出的全加器的VHDL程序,试写出一个4位逐位进位全加器的VHDL程序。

【参考答案】


相关考题

问答题 编写一个4位加法计数器VHDL程序的进程(不必写整个结构框架),要求复位信号reset低电平时计数器清零,变高后,在上升沿开始工作;输入时钟信号为clk,输出为q。

问答题 用IF语句编写一个二选一电路,要求输入a、b, sel为选择端,输出q。

填空题 请列举三种可编程逻辑器件:EEPROM、()、FPGA。

All Rights Reserved 版权所有©PP题库网库(pptiku.com)

备案号:湘ICP备14005140号-5

经营许可证号:湘B2-20140064