判断题 图所示是一个具有两条反馈回路的电平异步时序逻辑电路。

判断题 并行加法器采用先行进位（并行进位）的目的是简化电路结构。

判断题 化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。