判断题 译码器、加法器、触发器等都属于组合逻辑电路。

判断题 在实际电路中，与门、与非门的多余输入端口最好都接高电平，以免干扰信号窜入电路。

判断题 触发器的置位端（置1端）至输出端的信号延时量一定大于触发器由输入端至输出端的延时量。