问答题
设现有 正边沿触发的JK触发器和与非门元件，数目不限。如图，给定时钟脉冲序列CLK，请设计 同步时序逻辑电路，以实现Y1和Y2的波形输出。 （1）根据设计需求，请简要说明电路设计的思路； （2）推导出电路的状态方程、输出方程、驱动方程，并要求驱动逻辑最简； （3）绘制出电路的原理图，并要求能够自启动。
问答题 分析图给出的计数器电路，74LS161为同步二进制计数器，其功能表见表。请写出分析思路，并说明这是多少进制的计数器。
问答题 电路如图所示，FF1和FF为边沿触发JK触发器，初始状态均为0，请按照给定的输入信号波形（如图），绘出输出信号Q1和Q2端的波形。
问答题 由1位全加器、2-4译码器以及与非门组成的逻辑电路如图所示，试写出最小项之和形式的逻辑函数F（a，b，c，d）。（不用化简）
