black

数字电路

登录

单项选择题

当时钟输入为低电平时,下降沿触发的触发器处于()状态。

A.0
B.1
C.无效
D.保持

相关考题

单项选择题 要使JK触发器的状态由0转为1,所加激励信号J/K应为()。

单项选择题 在数字电路中,电路的高、低电平分别代表逻辑1、逻辑0,在这种规定下的逻辑关系称为()。

单项选择题 在数字电路实验中,当三个输入信号A、B、C连接为:A接地、B接地、C接VCC(+5V或+3.3V)时,则表示ABC输入的二进制码组为()。

All Rights Reserved 版权所有©PP题库网库(pptiku.com)

备案号:湘ICP备14005140号-5

经营许可证号:湘B2-20140064