单项选择题
由Verilog HDL 描述的代码：reg[2：0]mem[511：0]；该行代码定义了（）
A.一个位宽为3的寄存器变量mem[511：0]B.一个位宽为3的线网型变量mem[511：0]C.由512个位宽为3的寄存型变量组成的寄存器组memD.由3个位宽为512的寄存型变量组成的寄存器组mem
单项选择题 设a=4’b0101，b=4’b1010，按照Verilog HDL 语法，执行语句assignc=（a>b）a：b；则（）
单项选择题 关于ISE Foundation提供的内嵌的综合工具，下面说法中错误的是（）
单项选择题 关于ISEFoundation，下面说法错误的是（）
