单项选择题
有关HDL模拟与合成的叙述下列何者错误？（）
A.模拟器用以检查HDL设计里的RTL描述动作是否正确 B.测试平台不提供模拟所需的信号给模拟器，而由模拟器自行产生 C.逻辑合成器用以接收正确的模拟结果，产生一个连接表，相当于此设计的逻辑阶层描述 D.逻辑阶层电路利用之前的信号做测试，再和前面模拟做比较看是否相符
单项选择题 VHDL叙述中，“always@（AorB）”，是一种？（）
单项选择题 用PLD，CPLD或是FPGA来设计电路则需要额外的计算机辅助设计工具（CAD）来制造合成程序，可利用的工具不包括下列何者？（）
单项选择题 有关ASM图的叙述下列何者错误？（）
