black

数字电路与逻辑设计

登录

单项选择题

‍如下图所示电路,假设初始状态为0000,DR和DL端串行输入序列11011001(从左至右顺序输入),在4个时钟周期后,寄存器状态输入QDQCQBQA为()。

A.1011
B.1101
C.1001
D.1000

相关考题

单项选择题 ‌对于一个16路的多路选择器,下面描述正确的是()。

多项选择题 ‏某电平异步时序逻辑电路的流程表如下表所示,电路中存在非临界竞争的位置有()。

单项选择题 ‌下图所示电路是一个()。

All Rights Reserved 版权所有©PP题库网库(pptiku.com)

备案号:湘ICP备14005140号-5

经营许可证号:湘B2-20140064