问答题
试用两个4选1数据选择器来实现一位半加器,画出电路图。已知4选1数据选择器逻辑图如图,其中为使能端,当=0时使能;A1A0为选择输入端;D0D1D2D3为数据输入端;Y为输出端。
问答题 已知某组合电路的真值表如表所示,F为输出。要求: (1)求出F的最简与或式; (2)用与非门画出实现F的逻辑图; (3)用八选一数据选择器实现F的逻辑图; (4)用PLA实现F的阵列图。
问答题 设计一个一位4221BCD码的判奇电路,而当输入码为奇数时,输出为1,否则为0。附4221码编码表如下所示。
问答题 设计图示伪码检验电路,当输入信号为8421码的伪码(非法码)时,要求输出为1,否则输出为0,试用与非门实现,并要求电路最简。