欢迎来到PP题库网
PP题库官网
登录
注册
首页
计算机java工程师信产部认证考试
计算机网络设备调试员
计算机计算机软件水平考试
计算机通信工程师
计算机计算机辅助设计绘图员
全部科目
>
大学试题
>
计算机科学
>
verilog-数字系统设计课程
搜题找答案
问答题
简答题
下面例子中d的最终值是什么？
【参考答案】
d的最终值0。
点击查看答案
上一题
目录
下一题
相关考题
问答题
给定下面含有阻塞过程赋值语句的initial块，每个语句在什么仿真时刻开始执行？a，b，c和d在仿真过程中的中间值和仿真结束时的值是什么？
问答题
设计一个周期为40个时钟单位的时钟循环，其占空比为25%，使用always和initial块进行设计，将其在仿真0时刻的值初始化为0。
问答题
声明一个为oscillate的寄存器变量并将它初始化为0，使其每30个时间单位进行一次取反操作，不要使用always语句（提示：使用forever循环）。
关注
顶部
微信扫一扫,加关注免费搜题
