问答题
简答题
为什么建议在编写Verilog模块程序时，如果用到if语句建议大家把配套的else情况也考虑在内？
【参考答案】
因为如果没有配套的else语句，在不满足if条件语句时，将会保持原来的状态不变，从而在综合时会产生一个锁存器，而这是设计......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
