名词解释
VHDL语言设计的基本单元
【参考答案】
所谓VHDL语言设计的基本单元（Design Entity），就是VHDL语言的一个基本设计实体。一个基本设计单元，简单......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
相关考题
-
名词解释
FPGA的配置模式 -
名词解释
FLEX10K里的最小单元 -
名词解释
嵌入阵列块（EAB）
