欢迎来到PP题库网 PP题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

在always模块中被赋值的变量能否是wire类型的?如果不能是wire类型,那么必须是什么类型的?它们表示的一定是实际的寄存器吗?

    【参考答案】

    不能。必须是reg类型的变量,它们表示不一定是实际的寄存器。

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题