设现有 正边沿触发的JK触发器和与非门元件，数目不限。如图，给定时钟脉冲序列CLK，请设计 同步时序逻辑电路，以实现Y₁和Y₂的波形输出。 
（1）根据设计需求，请简要说明电路设计的思路； 
（2）推导出电路的状态方程、输出方程、驱动方程，并要求驱动逻辑最简； 
（3）绘制出电路的原理图，并要求能够自启动。