欢迎来到PP题库网
PP题库官网
登录
注册
首页
计算机java工程师信产部认证考试
计算机网络设备调试员
计算机计算机软件水平考试
计算机通信工程师
计算机计算机辅助设计绘图员
全部科目
>
大学试题
>
计算机科学
>
verilog-数字系统设计课程
搜题找答案
问答题
计算题
使用forever循环设计一个时钟信号，周期为10，占空比为40%，初值为0。
【参考答案】
点击查看答案
上一题
目录
下一题
相关考题
问答题
使用for循环对一个长度为1024（地址从0~1023）、位宽为4的寄存器类型数组cache_var进行初始化，把所有单元都设置为0。
问答题
使用while循环设计一个时钟信号发生器。其时钟信号的初值为0，周期为10个时间单元。
问答题
使用case语句设计八功能的算术运算单元（ALU），其输入信号a和b均为4位，还有功能选择信号select为3位，输出信号为out（5位），算术运算单元ALU所执行的操作与select信号有关，具体关系如下表所列（忽略输出结果中的上溢和下溢的位）。
关注
顶部
微信扫一扫,加关注免费搜题
