单项选择题
在always块、initial块中被赋值的变量的数据类型应该是（）
A.reg型B.wire型C.highz 型D.parameter型
单项选择题 由Verilog HDL 描述的代码：reg[2：0]mem[511：0]；该行代码定义了（）
单项选择题 设a=4’b0101，b=4’b1010，按照Verilog HDL 语法，执行语句assignc=（a>b）a：b；则（）
单项选择题 关于ISE Foundation提供的内嵌的综合工具，下面说法中错误的是（）
