欢迎来到PP题库网 PP题库官网
logo
搜索
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

计算题

使用wait语句设计一个电平敏感的锁存器，该锁存器的输入信号为d和clock，输出为q，其功能是当clock=1时q=d。

    【参考答案】

    点击查看答案
    上一题 目录 下一题

    相关考题

    微信小程序免费搜题

    All Rights Reserved 版权所有©PP题库网库(pptiku.com)

    备案号：湘ICP备14005140号-5

    经营许可证号：湘B2-20140064

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题