欢迎来到PP题库网 PP题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

如果case语句的分支条件没有覆盖所有可能的组合条件,定义了default项和没有定义default项有什么不同?

    【参考答案】

    定义了default项则会使电路描述的更加的清楚,综合的时候不会产生不想要的结果,没用定义default则会使在综合时产......

    (↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题